| Входящий номер | 8 |
| Дата подачи заявления | 28.02.2018 |
| Номер заявки | 20180008.8 |
| Заявитель | Даровских Владимир Дмитриевич (KG) |
| Правообладатель | Даровских Владимир Дмитриевич (KG) |
| Контактные данные правообладателя | 720017,г.Бишкек,ул.Уметалиева,дом 11,кв.19 |
| Название ТИМС | Многосвязная топология интегральной микросхемы с синхронными прямой и инверсной логиками реверса каждого прямого выхода канала управления при исполнении целевых функций выхода каждым предыдущим каналом управления |
| Дата и место первого выпуска в свет ТИМС | - |
| Автор | Даровских Владимир Дмитриевич (KG) |
| № свидетельства | 8 |
| Дата регистрации | 19.03.2018 |
| Аннотация | Многосвязная топология интегральной микросхемы с синхронными прямой и инверсной логиками реверса каждого прямого выхода канала управления при исполнении целевых функций выхода каждым предыдущим каналом управления относится в пространственному геометрическому расположению совокупности электронных вычислителей интегральной микросхемы и связей между ними, которая является универсальным управляющим устройством для интеллектуальных модулей мехатронных систем дискретного числового программного и микропроцессорного управления прямыми и инверсными функциями при не программно, а случайно возникающих условиях, препятствующих функционированию многосвязных объектов автоматизации по последовательному и параллельному исполнению, выбору, преобразованию, согласованию и исправлению поступающей информации о начале, исполнении и завершении заказанных операций с качественными и количественными их характеристиками. Известны топологии интегральных микросхем с недостатками, заключающимися в отсутствии у микросхем логических средств со свойствами контроля качества последовательно, параллельно или смешанно исполняемых функций управления и их реверса для компенсации случайно возникающих технологических погрешностей. Поэтому целью разработки определена многосвязная модульная топология интегральной микросхемы с синхронными прямой и инверсной логиками реверса каждого прямого выхода канала управления при исполнении целевых функций выхода каждым предыдущим каналом управления, что позволит повторять процедуры управления и возвращать исходное технологическое состояние оборудованию. На прилагаемых и визуально воспринимаемых материалах показаны кинематическое и функциональное устройства интегральной микросхемы, ее послойный сборный из модулей технологический чертеж и профиль модуля. Преимуществами организации многосвязной топологии интегральной микросхемы с синхронными прямой и инверсной логиками реверса каждого прямого выхода канала управления при исполнении целевых функций выхода каждым предыдущим каналом управления обеспечены ее возможностями синтеза схем устройств управления, одновременно контролирующих и регенерирующих полную совокупность операций в программируемой технологии независимо от возмущающих воздействий. |